e
        DRAM的基本單元為一個電晶體、一個電容與一條資料線,見下圖。
 
 
        電晶體可視為開關(Select),電容儲存資料(電荷),而資料的讀寫則經由資料線(Data)傳輸。
 
        通常連接電晶體的導線習慣稱作Word Line (WL),而資料線習慣稱作Bit Line (BL)
 
        當WL加電壓(須高於一個門檻值)時開關便打開,此時BL與電容是導通的狀態,可進行讀寫。
 
        DRAM可依電容的擺放方式分為溝渠式(Trench)與堆疊式(Stack)。溝渠式電容在下而堆疊式電容在上。DRAM設計有許多種,僅舉出兩種最常見的設計。
 
Trench (南科、奇夢達)剖面圖
 

 
Stack (力晶、三星…)剖面圖
 
 
 
 
        隨著微縮技術不停的提升,當電晶體尺寸越做越小,各位可以想像開關越來越小所以越沒力,漸漸關不緊了,即電晶體下方就算WL沒有加電壓仍會一直漏電。為了解決這個問題,新一代的電晶體會往下挖,迫使電流必須繞遠路增加阻礙使其不易漏電。(虛線代表沒有RC時的漏電路徑)
        往下挖的部分稱為Recess Channel(RC),而沒有挖的稱為平面型。

 
        目前市場上微縮技術較領先且市佔率高者為堆疊式;溝渠式因為需考慮電容的佈局,若考慮RC則製程所須曝光與蝕刻的精密度要求高於堆疊式,故70奈米以下量產的情況堆疊式領先溝渠式約半個研發週期。
 
       筆者因工作之故還算熟悉48奈米的DRAM製程研發,坦白說,58奈米以下看來是非使用堆疊式不可了。

    全站熱搜

    bonddealer 發表在 痞客邦 留言(0) 人氣()